sk海力士开始招聘逻辑半导体设计人员
11月20日消息，据 Joongang.co.kr报道，SK海力士已经开始招聘逻辑半导体（如CPU和GPU）设计人员，希望将HBM4通过3D堆叠的方式直接集成在芯片上。
据报道，SK海力士正在与几家半导体公司讨论其HBM4集成设计方法，包括Nvidia。
外媒认为，Nvidia和SK海力士很可能会共同设计这种集成芯片，并借助台积电进行代工，然后通过台积电的晶圆键合技术将SK海力士的HBM4芯片堆叠到逻辑芯片上。而为了实现内存芯片和逻辑芯片的一体协同，联合设计是不可避免的。
如果SK海力士能够成功，这可能会在很大程度上改变行业的运作方式，因为这不仅会改变逻辑和存储新芯片的互连方式，还会改变它们的制造方式。
现阶段，HBM堆叠主要是放置在CPU或GPU旁边的中介层上，并使用1024bit接口连接到逻辑芯片。SK海力士的目标是将HBM4直接堆叠在逻辑芯片上，完全消除中介层。
在某种程度上来讲，这种方法有些类似于AMD的3DV-Cache堆叠，它就是直接将L3SRAM缓存封装在CPU芯片上，而如果是HBM的话则可以实现更高的容量且更便宜（IT之家注：HBM显然也会比缓存速度更慢）。
目前困扰业界的主要因素之一在于HBM4需要采用2048bit接口，因此HBM4的中介层非常复杂且成本高昂。因此，如果能够将内存和逻辑芯片堆叠到一起，这对于经济效益来说是可行的，但这同时又提出了另一个问题：散热。
现代逻辑芯片，如NvidiaH100，由于配备了巨大的HBM3内存，在带来巨大VRAM带宽的同时也产生了数百瓦的热能。因此，要想为逻辑和内存封装集合体进行散热可能需要非常复杂的方法，甚至要考虑液冷和/或浸没式散热。
韩国科学技术院电气与电子工程系的教授KimJung-ho表示，“如果散热问题在两到三代之后解决，那么HBM和GPU将能够像一体一样运作，而无需中介层”。
一位业内人士告诉Joongang，“在未来10年内，半导体的'游戏规则'可能会发生变化，存储器和逻辑半导体之间的区别可能变得微不足道”。
